CPU의 처리 속도를 높이기 위해 여러 명령어를 겹쳐서 실행하는 파이프라이닝 기법을 학습했다.
명령어 인출(IF)부터 결과 기록(WB)까지 이어지는 표준 5단계 파이프라인의 상세 구조를 분석했다.
하나의 명령어가 끝나기 전 다음 명령어를 시작함으로써 CPU 자원의 활용도를 극대화했다.
단위 시간당 처리되는 명령어 수인 처리량(Throughput)의 비약적인 향상을 계산식으로 확인했다.
각 단계를 독립적인 하드웨어 모듈로 구성하여 병렬 처리가 가능하도록 설계된 원리를 파악했다.
하드웨어를 유휴 상태로 두지 않고 톱니바퀴처럼 맞물려 돌리는 설계 방식에 깊은 인상을 받았다.
현대 CPU 고성능화의 근간이 되는 파이프라이닝이 시스템 전체 성능에 주는 기여도를 이해했다.
하드웨어 설계의 지혜를 통해 시스템 최적화에 대한 시야를 한층 넓히는 계기가 되었다.
